インテル、DOCSIS 3.1チップセットのテストにアヴェルナを採用

AvernaのDOCSIS 3.1プロトコルアナライザが設計検証と認証を加速

カナダ、モントリオール - 2015年10月6日 -業界をリードする通信・電子機器メーカー向けテストソリューションとサービスの開発企業であるアヴェルナは本日、インテルが最終認証前のDOCSIS 3.1チップセットのテストにアヴェルナのDP-1000 DOCSIS® プロトコルアナライザを採用したことを発表しました。

DP-1000は、MAC層のデータをリアルタイムでキャプチャし、フィルタリングすることで、RFパラメータの検証、MACレベルの通信の検証、相互運用性の問題のトラブルシューティング、性能向上を実現します。

DP-1000はDOCSIS 3.0とDOCSIS 3.1の両方に対応し、業界の主要企業と共同で開発されました。DP-1000はローカルネットワークやインターネット接続の分析、デバッグ、保守、監視のための最先端のツールをユーザーに提供します。複数のシステムオペレーター（MSO）、チップセットメーカー、製品開発者、認証機関が、可能な限り最高のサービス品質を維持するために、トラブルスポットを迅速に発見し、修正するために使用しています。

FPGA技術によりリアルタイム信号処理に最適化されたDP-1000は、最大32×8のシングルまたはボンディングUS/DSチャンネルDOCSIS 3.0）および2×1のOFDM US/DSチャンネルDOCSIS 3.1）を解析し、多数のチャンネルフィルタ、復調、トリガー、表示、アップグレード機能を備えています。

「インテルは、D3.0だけでなくD3.1用の新しいチップセットをテストし、MAC層とPHY層の一部のCableLabs®仕様を検証し、CMTSの相互運用性を評価するソリューションを求めていました。「当社のDP-1000DOCSIS プロトコルアナライザはこれらの要件に最適でした。DOCSIS 3.1によって新世代の洗練された製品やケーブルサービスが実現されるため、Intelのようなブロードバンド製品開発者は、重要な検証や認証の段階を早めることができるDP-1000の能力を活用することができます。

DP-1000のハイライト

DOCSIS 3.0、3.1、および一部の混合モードの両方をサポート。
入力周波数範囲 100 MHz-1.8 GHz DS、5 MHz -200 MHz US
200MHz帯域幅のアクイジション・カード
19インチ（48cm）、4Uラック1台に収納可能で、設置面積は最小（60ポンド／27kg）
FPGAベースのアーキテクチャは柔軟性が高く、コンフィギュレーション、アップグレード、拡張が可能です。
多くのチャンネル・フィルタリング、復調＆デコード、トリガー、表示、アップグレード機能
オプションのDOCSIS VSAにより、バースト、コンステレーション、SNR、MER、EVM、パワーレベルなど、USとDSの両方のRFスペクトラムと同期信号の解析が可能

DP-1000のニュース

アヴェルナはDP-1000DOCSIS プロトコルアナライザーソリューションの先駆者として、フロスト＆サリバン社から2015年グローバルDOCSIS ケーブルネットワーク新製品イノベーション賞を受賞しました。

クリックでツイート：From @Avernatech: インテル、#DOCSIS 3.1 チップセットのテストにアヴェルナを採用 www.averna.com

Avernaについて

世界有数のテストエンジニアリング企業であるAvernaは、電子・通信製品開発者の戦略的パートナーとして、製品の品質向上、市場投入までの時間短縮、テストシステムの価値向上を支援しています。1999年に設立されたAvernaは、航空宇宙、自動車、家電、防衛、ライフサイエンス、電気通信、運輸業界など数百社に及ぶクライアントに、経済的、技術的、ブランド的に大きなメリットをもたらす専門知識と革新的なテストソリューションを提供しています。Avernaは世界各地にオフィスを構え、ISO、CSIA、ITAR登録など多数の業界認証を取得し、National Instruments社、Keysight Technologies社、JOT Automation社と提携しています。www.averna.com